Page 1 of 2 2001005775 A



(11) Publication number: 2001005'

Generated Document.

PATENT ABSTRACTS OF JAPAN

(21) Application number: 11172560

(51) Intl. Cl.: G06F 13/362 G06F 13/36

(22) Application date: 18.06.99

(30) Priority:

12.01.01

(43) Date of application publication:

(71) Applicant: NEC ENG LTD(72) Inventor: TAKAGI ATSUNORI

(84) Designated contracting

states:

(74) Representative:

2001005775 A Page 2 of 2


(54) BUS SYSTEM

(57) Abstract:

PROBLEM TO BE SOLVED: To improve the use efficiency of a bus by reducing useless retry cycles on the bus and to increase the number of bus masters without depending on the number of channels for a bus request signal even in the configuration in which a ratio of bus maser devices to bus slave devices is m:n.

SOLUTION: Each bus device can be both a bus master and a bus slave and is provided with a bus controlling part 10 and a retry controlling part 11. The part 10 performs normal bus control and outputs, when a bus slave can not immediately answer a data transfer request from a bus master, Retry prohibition #7 prohibiting a retry response for the bus master from another bus slave to a bus. When the part 11 detects the Retry prohibition #, the part 11 sends Retry prohibition (*) #12 to the part 10, and when the part 11 also detects the release of the prohibition #7, the part 11 notifies the part 10 of the release of the prohibition (*) #12. The part 10 starts a retry cycle to the bus slave in response to the prohibition (*) #12.

COPYRIGHT: (C)2001,JPO



(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-5775 (P2001-5775A)

(43)公開日 平成13年1月12日(2001.1.12)

(51) Int.Cl.7		識別記号	FΙ		ž	·-7]-}*(参考)
G06F	13/362	5 2 0	G06F	13/362	520B	5B061
	13/36	5 2 0		13/36	520B	

審査請求 未請求 請求項の数4 OL (全 13 頁)

(21)出願番号	特顧平11-172560	(71)出顧人 000232047		
		日本電気エンジニアリング株式会社		
(22)出顧日	平成11年6月18日(1999.6.18)	東京都港区芝浦三丁目18番21号		
		(72)発明者 高木 敦則		
		東京都港区芝浦三丁目18番21号 日本電気		
		エンジ ニアリング株式会社内		
		(74)代理人 100111729		
		弁理士 佐藤 勝春		
		Fターム(参考) 5B061 BA01 BB13 BB14 QQ04 RR03		

(54) 【発明の名称】 パスシステム


(57)【要約】

(修正有)

【課題】 バス上の無駄なリトライサイクルを減らし、バスの使用効率を向上させる、バスマスタ装置対バススレーブ装置がm:nの構成でも、バス要求信号のチャネル数に依存することなくバスマスタ装置数の拡張を可能とする.

【解決手段】 各バス装置は、バスマスタとバススレーブのいずれにもなり得て、バス制御部10とリトライ制御部11とを備える。バス制御部10は、通常のバス制御を行うとともに、バスマスタからのデータ転送要求に対して、バススレーブが即時に応えられないときに、他のバススレーブから当該バスマスタに対するリトライ応答を禁止するRetry禁止#7をバスに出力する。リトライ制御部11は、Retry禁止#7を検出するとバス制御部10にRetry禁止(*)#12を送り、また、Retry禁止#7の解除を検出するとバス制御部10にRetry禁止(*)#12の解除を通知する。バス制御部10は、Retry禁止(*)#12に応答して、当該バススレーブへリトライサイクルを起動する。

パス装置



【特許請求の範囲】

【請求項1】 複数のバス装置をバススレーブとすることができる複数のバス装置がバスに接続されたバスシステムにおいて

バスマスタからのデータ転送要求に対して、バススレーブが即時に応えられないときに、当該バススレーブから 当該バスマスタに対するリトライ応答を禁止する全装置 リトライ禁止信号を前記バスに出力し、当該バスマスタ は、前記バススレーブからリトライサイクルの禁止の解 除を受信するまで、前記バススレーブへのリトライサイ クルを遅らせることを特徴とするバスシステム。

【請求項2】 複数のバス装置をバススレーブとすることができる複数のバス装置がバスに接続されたバスシステムにおいて、各バス装置は、バスマスタとバススレーブのいずれにもなり得て、

通常のバス制御を行うとともに、バスマスタからのデータ転送要求に対して、バススレーブが即時に応えられないときに、当該バススレーブから当該バスマスタに対するリトライ応答を禁止する全装置リトライ禁止信号を前記バスに出力するバス制御部と、

前記全装置リトライ禁止信号を検出すると前記バス制御 部に個別リトライ禁止信号を送り、また、前記全装置リ トライ禁止信号の解除を検出すると前記バス制御部に前 記個別リトライ禁止信号の解除を通知するリトライ制御 部とを備え、前記バス制御部は、前記個別リトライ禁止 信号に応答して、当該バススレーブへリトライサイクル を起動することを特徴とするバスシステム。

【請求項3】 前記リトライ制御部は、前記全装置リトライ禁止信号の解除を検出しなくても、所定の時間が経過すると前記個別リトライ禁止信号の解除を前記バス制御部に通知することを特徴とする請求項2記載のバスシステム。

【請求項4】 前記バスに、従来機能しか有しないバス 装置が接続可能なことを特徴とする請求項1ないし3の いずれかに記載のバスシステム。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、情報処理装置におけるバスシステム、特に、バスをアクセスする装置が複数存在するバスシステムに関する。

[0002]

【従来の技術】このような情報処理装置のバスシステムは、一般的に、アクセスの受け側となるバススレーブ装置により一次的にデータ転送ができない場合、バススレーブ装置はリトライ応答を返す。このリトライ応答を受信したバスマスタ装置は、一旦、バスを開放してサイクルを終了させ、再度、バスを獲得してリトライアクセスを実行する機能を有している。

【0003】例えば、特開平4-163659号公報記載の「バス調停方式」では、リード要求先のバススレーブから要

求元のバスマスタにリトライライ応答が返されたことを 検出する検出手段と、この検出手段による検出時から一 定期間、上記要求元バスマスタからのバス使用要求がバ ス調停回路で受け付けられるのを強制的に禁止するバス 使用要求禁止手段とを設け、上記一定期間は、他のバス マスタからのバス使用要求だけを対象にバス調停を行う ようにしたことを特徴とする。

【0004】また、特開平4-192056号公報記載の「アービトレーション方式」では、マスタプロセッサがアービトレーション回路に対してバス要求信号をアサートすると、アービトレーション回路はバス獲得信号をアサートし、これによりマスタプロセッサはバス要求信号をネゲートしてバスにアクセスを開始する。アクセス制御回路は、このアクセスアドレスをデコードしてスレーブメモリを認識し、デコード結果によって、例えば、低速スレーブメモリであれば、リトライ信号をマスタプロセッサにアサートする。マスタプロセッサは、リトライサイクルを認識し、バスへのアクセスを中断し、一方、アクセス制御回路はアービトレーション回路に対するバス要求抑止信号をアサートする。

【0005】バス要求抑止信号がアサートされたマスタプロセッサは、スレーブメモリからの返答が返ってくるまでバス要求信号をアサートしてもアービトレーション回路には受け付けられない。一方、バス要求抑止信号がアサートされている期間は、他のマスタプロセッサからのバス要求信号はアービトレーション回路に受け付けられる。このように、あるマスタプロセッサのリトライサイクル中において、他のマスタプロセッサのバス獲得の待ち時間を減少させることを特徴とする。

[0006]

【発明が解決しようとする課題】しかしながら、上述した従来技術の内、特開平4-163659号公報記載のバス調停方式では、バススレーブ装置側の状態に拘わらず、アービトレーション回路部にて、設定可能な所定の固定時間はバス要求の受付を禁止するため、バススレーブ装置によっては、この固定時間が短すぎたり、逆に長すぎたりすることが考えられ、バスの使用効率を悪化させるという問題点がある。

【0007】また、特開平4-192056号公報記載のアービトレーション方式では、バスマスタ装置毎にバス要求抑止信号が必要となるため、アービトレーション回路に装備されるバス要求抑止信号数で制御可能なバスマスタ装置が限定される。また、バス要求抑止の対象となるバススレーブ装置が固定であり、バスマスタ装置対バススレーブ装置がn:1の構成に限定されるため、汎用バスに対する拡張性に乏しいという問題点がある。

【0008】本発明の目的は、バス上の無駄なリトライサイクルを減らし、バスの使用効率を向上させることができるバスシステムを提供することにある。

【0009】本発明の他の目的は、バスマスタ装置対バ

ススレーブ装置がm:nの構成でも、バス要求抑止制御を バスマスタ装置側で制御することにより、バス要求信号 のチャネル数に依存することなくバスマスタ装置数の拡 張を可能とするバスシステムを提供することにある。

【0010】本発明の更に他の目的は、バスに複数接続されるバスマスタ装置/バススレーブ装置の中に、従来仕様のバスマスタ装置/バススレーブ装置が混在した場合でも、動作可能とするバスシステムを提供することにある。

[0011]

【課題を解決するための手段】第1の本発明のバスシステムは、複数のバス装置をバススレーブとすることができる複数のバス装置がバスに接続されたバスシステムにおいて、バスマスタからのデータ転送要求に対して、バススレーブが即時に応えられないときに、当該バススレーブから当該バスマスタに対するリトライ応答を禁止する全装置リトライ禁止信号を前記バスに出力し、当該バスマスタは、前記バススレーブからリトライサイクルの禁止の解除を受信するまで、前記バススレーブへのリトライサイクルを遅らせることを特徴とする。

【0012】第2の本発明のバスシステムは、複数のバ ス装置をバススレーブとすることができる複数のバス装 置がバスに接続されたバスシステムにおいて、各バス装 置は、バスマスタとバススレーブのいずれにもなり得 て、通常のバス制御を行うとともに、バスマスタからの データ転送要求に対して、バススレーブが即時に応えら れないときに、当該バススレーブから当該バスマスタに 対するリトライ応答を禁止する全装置リトライ禁止信号 を前記バスに出力するバス制御部と、前記全装置リトラ イ禁止信号を検出すると前記バス制御部に個別リトライ 禁止信号を送り、また、前記全装置リトライ禁止信号の 解除を検出すると前記バス制御部に前記個別リトライ禁 止信号の解除を通知するリトライ制御部とを備え、前記 バス制御部は、前記個別リトライ禁止信号に応答して、 当該バススレーブへリトライサイクルを起動することを 特徴とする。

【0013】また、本発明は、詳しくは、前記リトライ制御部は、前記全装置リトライ禁止信号の解除を検出しなくても、所定の時間が経過すると前記個別リトライ禁止信号の解除を前記バス制御部に通知することを特徴とする。

【0014】本発明によるバスシステムは、バスにバス 獲得を要求するバスマスタ機能、または、バスマスタ装置からバスアクセスの受け側に指定されるバススレーブ 機能のどちらか、または両方の機能を有するバス装置を 複数有するバスシステムに関する。また、バスマスタが バススレーブからの要求でデータ転送ができないとき に、バススレーブからリトライ応答を受信した場合、一旦、バスを開放し、再度、バスを獲得してリトライサイクルを実施するバスシステムである。

【0015】そして、各バス装置がバススレーブとして動作中に、バス上にリトライ応答を発行したとき、次のリトライアクセスの禁止を示す全バス装置共通の信号(図1の7)をバスに出力することと、各バス装置にこの信号を生成するバス制御部(図2の10)と、他のバス装置からこの信号を監視するリトライ/タイムアウト制御部(図2の11)とを有することを特徴とする。

【0016】本発明では、バススレーブからのリトライ 応答を受けたバスマスタ動作中のバス装置は、次のリトライアクセスをバススレーブから許可されるまでバスを 他のバス装置に開放し、バススレーブからのリトライアクセス禁止の解除後に、再度、バス獲得の要求を発行し リトライアクセスを実行する。従って、バス上に無駄な リトライアクセスが低減されるという効果が得られる。 【0017】また、リトライサイクルの禁止を示す信号の生成および監視を各バス装置で行うことにより、バスマスタ対バススレーブがm:nの構成でも制御が可能とすることと、リトライサイクルの監視とバス要求の抑止制御をバスマスタ側で制御することにより、バス要求信号のチャネル数に依存することなくバス装置数を拡張を可能にする効果が得られる。

[0018]

【発明の実施の形態】次に、本発明の実施の形態につき 図面を参照しながら詳細に説明する。

【0019】図1を参照すると、本発明の第1の実施形 態としてのバスのブロック図が示されている。本実施の 形態は、バス獲得を要求するバスマスタ機能、またはバ スマスタ装置(以下、「バスマスタ」と記す。)からバ スアクセスの受け側に指定させるバススレーブ機能のど ちらか、または両方の機能を有する4個のバス装置A (2)~D(5)と、各バス装置A~Dから要求される バス獲得要求を調停するアービトレーション回路(1) を有する。また、バススレーブ装置として指定されたバ ス装置(以下、「バススレーブ」と記す。)が、そのバ ス装置の事情で、即時にデータ転送ができない状態でサ イクルをリトライ応答した場合、データ転送が可能にな るまで、そのバスマスタに対して次のリトライアクセス を禁止することを示す全バス装置共通のリトライ禁止信 号(以下、「Retry禁止#」と記す。) 7をバス上 に出力する。

【0020】図2には、バス装置A~D内部のブロック図が示されている。これらのバス装置は、同一構成であって、通常のバス制御を行うバス制御部10と、前述の全バス装置共通のRetry禁止(#)7を監視するリトライ/タイムアウト制御部11とを備えている。バス制御部10は、さらに、バススレーブとして機能した場合のRetry禁止#7を生成および出力する機能を有している。

【0021】また、リトライ/タイムアウト制御部11は、バスマスタとして動作したサイクル時に、バススレ

ーブから応答される、全バス装置共通のRetry禁止信号(以下、「Retry禁止#」と記す。)7を監視した結果、そのサイクルがリトライ応答(リトライ禁止)をされたこと、およびリトライサイクルが許可されたことをバス制御部10に通知するRetry禁止信号(以下、「Retry禁止(*)#」と記す。)12を生成および出力する機能を有している。ここで、*はバス装置A~Dを特定するA~Dを表すものとする。

【0022】さらに、リトライ/タイムアウト制御部11は、リトライ禁止の監視中に、バスのRetry禁止#7が、任意の時間を経過しても解除されない(リトライ禁止解除されない)場合、バススレーブの異常とみなし、Retry禁止#7の存在にも拘わらず、バス制御部10にリトライを許可する機能を有する。

【0023】なお、図1のアービトレーション回路1, バス獲得要求信号(以下、「REQA#~REQD#」 と記す。)(5a~5d), バスアクノリッジ信号(以 下、「ACKA#~ACKD#」と記す。)(6a~6 d), バス制御信号8およびアドレス・データバス9に 関しては、当業者にとってよく知られているので、その 説明は省略する。ここで、REQA#~REQD#およ びACKD#における#の前のA~Dは、バス装置A~ Dを特定するものである。

【0024】以下、本実施の形態の動作につき図3~図6のタイミング図を用いて説明する。

【0025】まず、Retry禁止#7の制御ルールとして下記の事項を定義する。

【0026】1. Retry禁止#7は、バススレーブ として機能するバス装置のみがドライブできる。

【0027】2. Retry禁止#7は、リトライ応答時のサイクル中にのみアクティブにドライブできる。しかし、前サイクルで既にアクティブLow(以下、アクティブLowを「アクティブ」と記す。)の場合にはドライブできない。すなわち、バス上にドライブしているバス装置は、1台のみということになる。

【0028】3. バススレーブがデータ転送の準備ができた場合、Retry禁止#7のネガティブHigh (以下、ネガティブHighを「ネガティブ」と記す。) はいつでも可能である。

【0029】4.バスマスタがRetry禁止の監視を開始するのは、サイクル中にRetry禁止#7がネガティブからアクティブへ変化したことを受信したとき、または前サイクルから既にRetry禁止#7がアクティブでリトライ応答しているときである。

【0030】図3に示すサイクル1は、バスマスタはバス装置A、バススレーブはバス装置Bである場合のリトライ応答サイクルの例を示す。先ず、バス装置Aがバス 獲得要求REQA#5aをアクティブにドライブすると、これに対して、アービトレーション回路1によりバスアクノリッジACKA#6aがアクティブにドライブ

されバス装置Aがバスを獲得する。続いて、アドレス・データバス 9 およびバス制御信号 8 によりデータ転送が実施されるが、本サイクルはバススレーブ(バス装置 B)が即時にデータ転送に応じることができないリトライ応答サイクルであり、バススレーブがRetry禁止#7をアクティブにしたことにより、バスマスタ(バス装置A)はRetry禁止(A)#12をアクティブにし、リトライ禁止の監視を開始する。

【0031】その後、バス装置AはREQA#5aをネガティブとし、ACKA#6aがネガティブとなりサイクル1が終了する。これ以降、バス装置Aは、Retry禁止#7がネガティブになるか、タイムアウトを検出するまでリトライサイクルを実施できない。

【0032】サイクル2(図3)は、バスマスタはバス装置B、バススレーブはバス装置Aである場合の正常データ転送サイクルの例を示す。このサイクルでは、前述のサイクル1におけるバス装置Aのリトライ応答サイクルに影響されることなく動作可能である。すなわち、バス装置Bは、サイクル1のバススレーブ動作時にリトライ応答しても、サイクル2ではバスマスタ動作が可能であり、また、バス装置Aは、サイクル1のバスマスタ動作に対してリトライ応答されても、サイクル2ではバススレーブ動作が可能であることが示されている。

【0033】なお、このサイクルでは、バススレーブ (バス装置A)からバス制御信号8を介してのリトライ 応答はないため、バスマスタ(バス装置B)において、 Retry禁止(B)#12をアクティブにしてリトラ イ禁止の監視をすることはない。

【0034】サイクル3(図3)は、バスマスタはバス装置C、バススレーブはバス装置Dである場合のリトライ応答サイクルの例を示す。バス獲得までの動作は、サイクル2における動作と同様であり、このサイクルもサイクル1に影響されることなく実行される。サイクル1からRetry禁止#7がアクティブであるため、バス装置DはRetry禁止#7をドライブしない。また、バス装置Cはバス装置Dのリトライ応答によりRetry禁止(C)#12をアクティブにし、リトライ監視を開始する。

【0035】図4に示すサイクル4は、バス装置Aのサイクル1に対するリトライサイクルの例を示す。このサイクルでは、バス装置BがRetry禁止#7をネガティブにしたことにより、バス装置Aでは、リトライ/タイムアウト制御部11がRetry禁止(A)#12をネガティブにし、バス制御部10にリトライ禁止解除(監視終了)を通知する。リトライ禁止解除を得たバス制御部10は、REQA#5aをアクティブにし、バス獲得の要求を出す。その後は、サイクル2と同様に動作し、データ転送を完了する。

【0036】また、同時に、サイクル3でリトライ応答となったバス装置Cも、リトライ禁止の監視対象はバス

スレーブのバス装置Dであるが、Retry禁止#7のドライブ権限のあるバス装置Bの動作に依存され、Retry禁止#7がネガティブにされたことにより、Retry禁止(C)#12をネガティブにし、バス制御部10にリトライ禁止解除(監視終了)を通知し、バス制御部10はREQC#5cをアクティブにし、バス獲得の要求を出す。バス装置Cのリトライサイクルは次のサイクル5である。

【0037】サイクル5(図4)は、バス装置Cのサイクル3に対するリトライサイクルである。本サイクルは、前述したバス装置Cがリトライ禁止の監視対象外であるバス装置Bの動作に依存して一旦は監視を終了したが、再度、リトライ監視対象のバススレーブのバス装置Dによってリトライ応答される例を示す。リトライ応答したバススレーブのバス装置Dは、Retry禁止#7のドライブ権限を得て、Retry禁止#7をアクティブにする。これにより、バス装置Cは再度Retry禁止(C)#12をアクティブにし、再び、リトライ禁止の監視を開始する。

【0038】図5に示すサイクル6では、サイクル5で リトライ応答サイクルとなったバス装置Cのリトライ禁 止の監視がタイムアウトした例を示す。バス装置C内の リトライ/タイムアウト制御部11は、所定の時間を経 過してもRetry禁止#7がネガティブ(リトライ禁 止解除)にならなかったためタイムアウトを検出し、R etry禁止(C)#12をネガティブにしてリトライ 禁止解除をバス制御部10に通知する。バス制御部10 はREQC#5cをアクティブにしバス獲得の要求を出 し、ACKC#6cのアクティブを受信しデータ転送を 開始する。バススレーブとして指定されたバス装置D は、バスの仕様に準じ何らかの応答をしなければならな い。このサイクル6の場合は、まだデータ転送の準備が できていない等の理由で、再度、リトライ応答を返す。 リトライ応答を受けたバス装置Cは、再度、Retry 禁止(C)#12をアクティブにしリトライ禁止の監視 を開始する。

【0039】図6に示すサイクル7は、サイクル6に対し、再度、タイムアウトを検出した場合のサイクルの例を示す。サイクル6と同様、バス装置Cはタイムアウトを検出し、REQC#5cをアクティブにしてバス獲得の要求を出し、ACKC#6cのアクティブを受信することによってデータ転送を開始する。バススレーブとして指定されたバス装置Dは、バスの仕様に準じ何らかの応答をしなければならない。本サイクルでは、タイムアウト検出後(Retry禁止(C)#12のネガティブ)からデータ転送開始前にRetry禁止#7がネガティブになれば正常動作を行い、一方、データ転送終了前にもRetry禁止#7がアクティブのままである場合は異常動作を行うことを示している。

【0040】次に、本発明の第2の実施形態について説

明する。本実施の形態の基本的構成は、第1の実施の形態と同様であるが、第2の実施の形態は、その構成を図7に示すように、バス上に本発明による機能、すなわち、Retry禁止#7の生成および監視機能を持たない従来機能のバス装置Eが混在する。

【0041】以下、図8~図14を参照して、第2の実施の形態の動作について説明する。サイクル1からサイクル3までは、従来技術と同様のリトライサイクルの実行例となる。

【0042】図8に示すサイクル1は、バスマスタはバス装置A、バススレーブは従来機能のバス装置Eである場合のリトライ応答サイクルの例を示す。バススレーブのバス装置Eは、Retry禁止#7の生成機能を持たないため、バス装置Eのデータ転送の準備ができていない場合等であっても、Retry禁止#7はネガティブのままリトライ応答サイクルは終了する。バスマスタであるバス装置Aは、Retry禁止#7、したがってRetry禁止(A)#12がアクティブにならないため、リトライ禁止の監視は開始せず、バス要求の抑制もされない。よって、従来の機能のまま、即時にリトライサイクルのためのREQA#5aをアクティブにしバス獲得の要求を出す。バス装置Aのリトライサイクルは次のサイクル2で示す。

【0043】サイクル2(図8)は、バス装置Aのサイクル1に対するリトライサイクルである。バス装置Aは、サイクル1と同様に、バスを獲得しサイクルを実行するが、サイクル1と同様のリトライ応答でサイクルが終了する場合を示している。本サイクルに於いて、バスマスタのバス装置Aはリトライサイクル禁止の監視は開始せず、バス要求の抑制もされない。よって、従来と同様に、即時にリトライサイクルのためのREQA#5aをアクティブにしバス獲得の要求を出す。バス装置Aのリトライサイクルは次のサイクル3で示す。

【0044】サイクル3(図8)は、バス装置Aのサイクル2に対するリトライサイクルである。バス装置Aは、サイクル2と同様に、バスを獲得しサイクルを実行する。本サイクルは従来機能のバス装置Eにおいて、データ転送の準備が整っていて、正常にデータ転送を実施した場合を示す。

【0045】図9に示すサイクル4は、バスマスタはバス装置A、バススレーブはバス装置Bであり場合のリトライ応答サイクルである。本サイクルは本発明によりリトライ禁止の監視を開始する場合を示す。バススレーブのバス装置BがRetry禁止#7をアクティブにしたことにより、バスマスタのバス装置AはRetry禁止(A)#12をアクティブにしリトライ禁止の監視を開始する。これ以降、バス装置Aは、Retry禁止#7がネガティブになるか、タイムアウトを検出するまでリトライサイクルは実施できない。

【0046】サイクル5(図9)は、バスマスタはバス装

置C、バススレーブは従来機能のバス装置Eである場合のリトライ応答サイクルである。動作はサイクル4と同様であり、サイクル4に影響されることなく実行されることを示す。しかしながら、前のサイクルからRetry禁止#7がアクティブであることから、バススレーブが従来機能のバス装置Eである本サイクルの場合であっても、バスマスタが本発明の機能を有するバス装置Cであるため、バス装置Eのリトライ応答によりRetry禁止(C)#12をアクティブにしリトライ禁止の監視を開始する。よって、バス装置Cのバス装置Eに対するリトライサイクルは、前サイクルのバス装置Bのリトライ禁止の解除、またはバス装置Cのタイムアウト検出まで自動的に抑制されることを示す。

【0047】図10に示すサイクル6は、バス装置Aの サイクル4に対するリトライサイクルである。バス装置 BがRetry禁止#7をネガティブにしたことによ り、バス装置AはRettry禁止(A)#12をネガ ティブにして、バス制御部10にリトライ禁止解除 (監 視終了)を通知する。リトライ禁止解除を得たバス装置 Aは、REQA#5aをアクティブにしバス獲得の要求 を出す。その後は、サイクル3と同様に動作し、データ 転送を完了する。また、同時に、サイクル5でリトライ 応答となったバス装置Cも、リトライ禁止の監視対象は バススレーブのバス装置Eではあるが、Retry禁止 #7のドライブ権限のあるバス装置Bの動作に依存さ れ、Retry禁止#7がネガティブにされたことによ り、Retry禁止(C)#12をネガティブにし、バ ス制御部10にリトライ禁止解除(監視終了)を通知 し、バス装置CはREQC#5cをアクティブにしてバ ス獲得の要求を出す。バス装置Cのリトライサイクルは 次のサイクル7で示す。

【0048】サイクル7(図10)は、バス装置Cのサイクル5に対するリトライサイクルである。本サイクルは、前述したバス装置Cの従来機能を有するバス装置Eに対するリトライ禁止の監視が、リトライ禁止の監視対象外であるバス装置Bのリトライ禁止の解除動作に依存して、監視を終了しリトライサイクルが実行されることを示す。バス装置CはREQC#5cをアクティブにし、ACKC#6cのアクティブによるバス獲得後、リトライサイクルを実施する。本サイクルはバス装置Eのデータ転送が正常に完了した場合の例を示す。

【0049】サイクル8(図10)は、バスマスタはバス装置A、バススレーブはバス装置Bである場合のリトライ応答サイクルの例を示す。本サイクルは、本発明の機能によりリトライ禁止の監視を開始する場合の例であり、サイクル4と同様であるため、説明を省略する。

【0050】図11に示すサイクル9は、バスマスタは 従来機能を有するバス装置E、バススレーブはバス装置 Cである場合のリトライ応答サイクルの例を示す。バス 装置Eは、REQE#5eをアクティブにして、ACK E#6 eのアクティブによるバス獲得後、データ転送を実施するが、バススレーブのバス装置Cによりデータ転送はリトライ応答となる。バスマスタが従来機能のバス装置Eであるため、前サイクルからRetry禁止#7はアクティブであるが、リトライ応答に対するリトライ禁止の監視を実行せずにサイクルを終了する。よって、バス要求の抑制もされずに従来機能のまま、バス装置Eは即時にリトライサイクルのためのREQE#5eをアクティブにして、バス獲得の要求を出す。バス装置Eの次のリトライサイクルはサイクル10で示す。

【0051】サイクル10(図11)は、バス装置Eのサイクル9に対するリトライサイクルである。バス装置 Eは、サイクル9と同様に、バスを獲得しサイクルを実行する。本サイクルは、サイクル8から継続しているリトライ監視中(Retry禁止#7はアクティブ)における、バスマスタが従来機能のバス装置E、バススレーブはバス装置Cである場合に、データ転送が正常に実行された例を示す。

【0052】図12に示すサイクル11は、バス装置Aのサイクル8に対するリトライ応答サイクルである。本サイクルの動作はサイクル6と同様であるため説明を省略する。

【0053】サイクル12(図12)は、バスマスタはバス装置A、バススレーブはバス装置Bである場合のリトライ応答サイクルである。また、サイクル13(図12)は、バスマスタはバス装置C、バススレーブは従来機能のバス装置Eである場合のリトライ応答サイクルである。サイクル12、13の動作はサイクル4、5と同様であるため、説明を省略する。

【0054】図13に示すサイクル14は、サイクル12でリトライ応答サイクルとなったパス装置Aのリトライ禁止の監視がタイムアウトした場合である。バス装置A内のリトライ/タイムアウト制御部11は、所定の時間が経過してもRetry禁止#7がネガティブ(リトライ禁止解除)にならなかったためタイムアウトを検出し、Retry禁止(A)#12をネガティブにしてリトライ禁止解除をバス制御部10に通知する。バス制御部10は、REQA#5aをアクティブにしてバス獲得の要求を出し、ACKA#6aのアクティブを受信しデータ転送を開始する。

【0055】バススレーブとして指定されたバス装置Bは、バスの仕様に準じて何らかの応答をしなければならない。本サイクルの場合は、まだデータ転送の準備ができていない等の理由で、再度、リトライ応答をする例である。リトライ応答を受けたバス装置Aは、再度、Retry禁止(A)#12をアクティブにしてリトライ禁止の監視を開始する。また、本サイクル中に、サイクル13でリトライ応答サイクルとなったバス装置Cのリトライ禁止の監視もタイムアウト(Retry禁止(C)#12がネガティブ)したことを示す。タイムアウト後

の実行サイクルは次のサイクル15で示す。

【0056】図14に示すサイクル15は、サイクル13でリトライ応答サイクルとなったバス装置Cのリトライ禁止の監視がタイムアウトした例を示す。サイクル13でバススレーブが従来機能を有するバス装置Eのリトライ応答であったにも拘わらず、前サイクル12のリトライ禁止の監視動作(Retry禁止#7がアクティブ)に依存して、バス装置Cはリトライ禁止の監視動作を実施していた。

【0057】バス装置で内のリトライ/タイムアウト制御部11は、所定の時間を経過したもRetry禁止#7がネガティブ(リトライ禁止解除)にならなかったため、タイムアウトを検出し、Retry禁止(C)#12をネガティブにしてリトライ禁止解除をバス制御部10に通知する。バス制御部10は、REQC#5cをアクティブにしてバス獲得の要求を出し、ACKC#6cのアクティブを受信してデータ転送を開始する。バススレーブとして指定された従来機能のバス装置をは、バス仕様に準じて何らかの応答をしなければならない。本サイクルの場合はデータ転送が正常終了した例である。

【0058】サイクル16 (図14) は、バス装置Aのサイクル14に対するリトライサイクルを示す。本サイクルの動作はサイクル6と同様であるため説明を省略する

[0059]

【発明の効果】本発明の第1の効果は、バスの使用効率を向上させることができるということである。その理由は、バスマスタ動作中に、バススレーブ装置からリトライ応答を受けたバス装置は、次のリトライサイクルのバス獲得要求をバススレーブ装置から許可されるまで遅らせ、バスを他のバス装置に開放する構成としたため、バス上の無駄なリトライアクセスが低減されるからである。

【0060】また、第2の効果は、リトライサイクルの禁止を示す信号の生成および監視を各バス装置で行う構成としたためバスマスタ装置対バススレーブ装置がm: nの構成であっても、制御可能とすることで拡張性に優れているということである。

【0061】更に、第3の効果は、次のリトライサイクルの禁止を示す全バス装置共通の信号を1本バスに有し、リトライ応答の監視とバス要求の抑制をバスマスタ装置側で制御することにより、バス要求信号のチャネル数に依存することくバス装置数を拡張することができることにある。

【0062】更に、本発明の第4の効果は、バスに複数接続されるバス装置の中に、本発明が何ら考慮されていない従来仕様のバス装置が混在した場合でも、動作可能とするリトライ方式を提供することにある。その理由は、バスマスタまたはバススレーブのどちらかが従来仕様のバス装置である場合であっても、従来仕様に基づき

バス上支障なく再度バス獲得要求, バス獲得およびリト ライサイクルを実施する従来動作が可能であるためであ る。

【0063】なお、本発明が上記各実施例に限定されず、本発明の技術思想の範囲内において、各実施例は適宜変更され得ることは明らかである。

【図面の簡単な説明】

【図1】本発明の第1の実施の形態の構成を示すバスの ブロック図

【図2】図1内の各バス制御回路の構成を示すブロック 図

【図3】本発明の第1の実施の形態の動作(サイクル1~3)を示すタイミング図

【図4】本発明の第1の実施の形態の動作(サイクル4 および5)を示すタイミング図

【図5】本発明の第1の実施の形態の動作(サイクル6)を示すタイミング図

【図6】本発明の第1の実施の形態の動作(サイクル 7)を示すタイミング図

【図7】本発明の第2の実施の形態の構成を示すバスの ブロック図本発明の第2の実施の形態の動作を示すタイ ミング図

【図8】本発明の第2の実施の形態の動作(サイクル1 ~3)を示すタイミング図

【図9】本発明の第2の実施の形態の動作(サイクル4 および5)を示すタイミング図

【図10】本発明の第2の実施の形態の動作(サイクル6~8)を示すタイミング図

【図11】本発明の第2の実施の形態の動作(サイクル 9および10)を示すタイミング図

【図12】本発明の第2の実施の形態の動作(サイクル 11~13)を示すタイミング図

【図13】本発明の第2の実施の形態の動作(サイクル 14)を示すタイミング図

【図14】本発明の第2の実施の形態の動作(サイクル 15および16)を示すタイミング図 【符号の説明】

1 アービトレーション回路

- 2 バス装置A
- 3 バス装置B
- 4 バス装置C
- 5 バス装置D
- 5a バス獲得要求信号 (バス獲得要求REQA#)
- 5b バス獲得要求信号 (バス獲得要求REQB#)
- 5c バス獲得要求信号(バス獲得要求REQC#)
- 5d バス獲得要求信号 (バス獲得要求REQD#)
- 6 a バスアクノリッジ信号 (バスアクノリッジAC KA#)
- 6b バスアクノリッジ信号 (バスアクノリッジAC KB#)

(8) 特開2001-5775 (P2001-5775JL

6 c バスアクノリッジ信号 (バスアクノリッジAC KC#)

6 d バスアクノリッジ信号 (バスアクノリッジAC KD#)

7 バス上共通のリトライ禁止信号(Retry 禁止A#)

8 バス制御信号

9 アドレス・データバス

10 バス制御部

11 リトライ/タイムアウト制御部

12 各バス制御装置内のリトライ禁止中を示すRe

t r y禁止(*)信号


13 ドライバ

14 レシーバ


15 バス装置E




【図2】





【図3】




【図4】









【図9】




【図10】




【図11】



【図12】



【図13】



【図14】

